با انتخاب زبان VHDL طرح خود را پکیج کنید و یک خروجی از آن تهیه کنید، با انتخاب گزینه Evaluate طرح خود را اجرا و پیاده سازی کنید.
۱- از نوار ابزار یا منوی Solution گزینه Export RTL را انتخاب کنید. پنجره تنظیمات آن در صفحه ظاهر میشود.
(پنجره Export RTL)
با پذیرش تنظیمات پیش فرض، فرایند پکیج کردن IP آغاز میشود و یک HLS IP Core برای Vivado IP Catalog ساخته میشود. با انتخاب سایر گزینهها از لیست کشویی سایر فرمتهای موجود برای خروجی گرفتن از طرح نیز، قابل مشاهده خواهد بود.
۲- در بخش Evaluate Generated RTL از لیست کشویی زبان VHDL را برای پیاده سازی انتخاب کنید.
۳- روی گزینه Vivado synthesis, place and route کلیک کنید و آن را انتخاب کنید تا به صورت اتوماتیک ابزار پیاده سازی Vivado نیز اجرا شود.
(تنظیمات بخش Evaluate Generated RTL)
۴- وی OK کلیک کنید تا عملیات پیاده سازی آغاز شود. روند پیشرفت عملیات پیاده سازی درصفحه Console گزارش میشود. پیاده سازی در چند فاز انجام میشود.
با اتمام پیاده سازی، گزارش پیاده سازی در صفحه Information نمایش داده میشود.
(گزارشهای خروجی در صفحه Console)
مشاهده میکنید که الزامات زمانبدی طرح به صورت کامل برآورده شده است و پریود مد نظر محقق شده است. میزان دقیق منابع مصرف شده در طرح نیز گزارش شده است.
۵- (گزارشهای نهایی پیاده سازی)
۵- پوشههای vhdl ، verilog و همینطور زیر پوشههایی را که در زیرِ آنها قرار دارند، بررسی کنید. در پوشه verilog تنها یک فایل RTL قرار دارد، در حالی که پوشه vhdl دارای چندین فایل و زیر پوشه دیگر است. دلیل آن هم اجرای عملیات سنتر و پیاده سازی RTL روی طرح است. در این پوشه فایلی به نام xpr وجود دارد که فایل پروژه Vivado است، فایل دیگری با نام matrixmult.xdc نیز وجود دارد که فایل constraint است و قیود زمانبندی طرح را در خود نگه میدارد. پوشهای به نام project.runs هم که نتایج سنتر و پیاده سازی طرح در خود نگه میدارد در این پوشه وجود دارد.
(پوشه Verilog و vhdl بعد از سنتز و پیاده سازی پروژه)
۶- پوشه IP را صفحه Explorer بررسی کنید، یک فایل فشرده به نام xilinx_com_hls_matrixmul_1_0.zip در این پوشه وجود دارد. این فایل همان فایل خروجی پروژه است که میتواند در Vivado IP Catalog فراخوانی شود.
(محتویات پوشه ip)
۷- با کلیک روی گزینه Exit در منوی File از برنامه خارج شوید.