طراحی در FPGA با زبان Verilog HDL

960,000 تومان

این دوره به صورت آنلاین در محیط کلاس درسی adobe connect ارائه می‌شود. در طول این دوره، شما به صورت گام به گام روش کار با تراشه‌های FPGA و طراحی دیجیتال با کمک زبان Verilog HDL را فرا خواهید گرفت.

دسته:

معرفی دوره

به دوره آموزشی طراحی در FPGA با زبان Verilog HDL خوش آمدید. هدف از این دوره آشنا کردن دانشجو با مفاهیم پایه‌ای طراحی دیجیتال در FPGA و سپس موضوعات نسبتاً پیشرفته در فرایند پیاده سازی طرح‌های پیچیده روی FPGA است.

ساختار دوره آموزشی

مجموعه درس‌هایی که در این دوره ارائه می‌شود حاصل سال‌ها تجربه در کنار اصول آکادمیک ارائه مطلب است و ساختار درس‌ها به شکلی است که شما را گام به گام با چالش‌های عملیاتی در طراحی با FPGA آشنا می‌کند. مطمئناً بعد از پایان این دوره شما اعتماد نفس کافی برای ورود به بازار کار و کسب مهارت‌های تکمیلی را پیدا خواهید کرد.

  • کل زمان پیش بینی شده برای این دوره ۳۲ ساعت است و در غالب ۵ فصل و ۱۶ جلسه درسی آنلاین ارائه می‌گردد.
  • مدت زمان هر جلسه درسی ۱۲۰ دقیقه است. از این زمان ۹۰ دقیقه به ارائه مطالب درس در آن جلسه و توضیحات استاد اختصاص دارد و در انتهای هر جلسه ۳۰ دقیقه برای پرسش و پاسخ و در اختیار دانشجویان قرار می‌گیرد.
  • این دوره به دلیل جامع بودن نسبتاً طولانی است. ممکن است برای شرکت در تمامی جلسات انگیزه کافی نداشته باشید و البته حق هم با شماست. اما در نظر داشته باشید برای یکپارجه شدن مطالب و افزایش بهره وری مطمئناً حضور در تمامی جلسات ارزشمند خواهد بود.
  • زبان Verilog یک زبان توصیف سخت افزار (HDL) است که برای توصیف مدارهای دیجیتال به صورت متنی استفاده می‌شود. دیگر زبانی که به شکل گسترده در صنعت برای توصیف مدارات سخت افزاری در FPGA استفاده می‌شود VHDL ‌است. زبان‌های Verilog و VHDL کم و بیش محبوبیت بازار یکسانی دارند، اما در این دوره از Verilog برای کدنویسی و آموزش استفاده شده است، زیرا یادگیری آن آسان است و شباهت دستوری به زبان C دارد، همینطور کمتر در رسانه‌های فارسی زبان به آموزش آن پرداخته شده است. به صورت کلی هنگامی که با مبانی توصیف سخت افزار آشنا شوید، یادگیری هر دو زبان Verilog و VHDL چندان سخت نخواهد.
  • برخلاف زبان‌های برنامه نویسی (مثل C) در اغلب موارد یادگیری زبان‌های توصیف سخت افزار، برای افرادی که هیچ پیش زمینه ذهنی از برنامه نویسی سطح بالا نداشته باشند، ساده تر است. با وجود اینکه Verilog‌ و C شباهت‌هایی به هم دارند اما مفاهیم کلی زبان‌های توصیف سخت افزار با برنامه نویسی متفاوت است.
  • و حرف آخر اینکه، حتماً به موقع در سر کلاس حاضر شوید و از مطالبی که ارائه می‌شود، نت برداری کنید. این باعث حضور مؤثرتر شما در کلاس می‌شود. سعی کنید در طول یادگیری سوأل بپرسید، خودتان را به چالش بکشید و از زمانی که به یادگیری کار اختصاص می‌دهید، لذت ببرید.
نوع دوره

آنلاین (کلاس‌های چهار یا پنج نفره)

سطح دوره

از مقدماتی تا پیشرفته

تعداد درس‌ها

۱۶ درس

نقد و بررسی‌ها

هیچ دیدگاهی برای این محصول نوشته نشده است.

اولین کسی باشید که دیدگاهی می نویسد “طراحی در FPGA با زبان Verilog HDL”

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *

اسکرول به بالا