تبدیل فوریه در FPGA با Xilinx FFT IP Core
الگوریتم FFT به کلاسی از الگوریتم‌های پردازش سیگنال اطلاق می‌شود که می‌توانند به شکل بهینه تبدیل فوریه گسسته (DFT) یک دنباله را محاسبه کند.
تبدیل فوریه در FPGA با Xilinx FFT IP Core ادامه مطلب »
تأخیرها و تریگرها در HLS
در Vivado HLS پیاده سازی مداراتی که ذاتاً ماهیت کنترلی دارند می‌تواند به نوبه خودش یک دردسر به تمام معنا باشد. یک طراح برای کنترل بهینه تأخیرها و تریگرها در HLS نیاز به آشنایی با کتابخانههای اختصاصی Xilinx دارد.
تأخیرها و تریگرها در HLS ادامه مطلب »
محاسبه سینوس و کسینوس در FPGA با استفاده از CORDIC
روش‌‌های متفاوتی برای محاسبه سینوس و کسینوس در FPGA وجود دارد که یکی از آن‌ها استفاده از CORDIC IP Core در مجموعه نرم افزاری ISE و Vivado است.
محاسبه سینوس و کسینوس در FPGA با استفاده از CORDIC ادامه مطلب »
نکات و تکنیک‌های طراحی با Vivado HLS (بخش دوم: کتابخانههای Arbitrary Precision)
با بهره گیری از کتابخانههای arbitrary precision می‌توان به جای متغیرهای float از متغیرهای fixed point درون کدهای HLS استفاده کرد.
نکات و تکنیک‌های طراحی با Vivado HLS (بخش دوم: کتابخانههای Arbitrary Precision) ادامه مطلب »
طراحی فیلتر FIR با ابزار System Generator for DSP
در پردازش سیگنال فیلترها جایگاه ویژه‌ای دارند، شاید بررسی مسیر پیاده سازی و طراحی یک فیلتر FIR با ابزار System Generator for DSP خالی از لطف نباشد.
طراحی فیلتر FIR با ابزار System Generator for DSP ادامه مطلب »
نکات و تکنیک‌های طراحی با Vivado HLS (بخش اول: پیاده سازی ممیز شناور)
با ظهور HLS کار توسعه الگوریتم‌ها برای تراشه‌های FPGA به شکل کامل متحول شده است، طراحی بهینه نیاز به آشنایی با نکات و تکنیک‌های طراحی در Vivado HLS دارد.
نکات و تکنیک‌های طراحی با Vivado HLS (بخش اول: پیاده سازی ممیز شناور) ادامه مطلب »