گروه نرم افزار

ابزارها کار را ساده کرده‌اند یا ما را محدود کرده‌اند. کدام ابزار بهتر است؟ کدام راحت تر است؟ اگر به دنبال پاسخ این دو سوالید، به دام ابزارها افتادید. با ما همراه شوید و یاد بگیرد و از هر کدام در جای خودش استفاده کنید.

تبدیل فوریه در FPGA با بکارگیری Xilinx FFT IP Core

تبدیل فوریه در FPGA با Xilinx FFT IP Core

الگوریتم FFT به کلاسی از الگوریتم‌های پردازش سیگنال اطلاق می‌شود که می‌توانند به شکل بهینه تبدیل فوریه گسسته (DFT) یک دنباله را محاسبه کند.

تأخیرها، تریگرها در HLS

تأخیرها و تریگرها در HLS

در Vivado HLS پیاده سازی مداراتی که ذاتاً ماهیت کنترلی دارند می‌تواند به نوبه خودش یک دردسر به تمام معنا باشد. یک طراح برای کنترل بهینه تأخیرها و تریگرها در HLS نیاز به آشنایی با کتابخانه‌‌های اختصاصی Xilinx دارد.

طراحی فیلتر FIR با ابزار System Generator for DSP

طراحی فیلتر FIR با ابزار System Generator for DSP

در پردازش سیگنال فیلترها جایگاه ویژه‌ای دارند، شاید بررسی مسیر پیاده سازی و طراحی یک فیلتر FIR با ابزار System Generator for DSP خالی از لطف نباشد.

آموزش سریع Vivado HLS

قسمت هفتم: تعیین اینترفیس AXI4 برای طرح Vivado HLS

در این ویدئوی کوتاه فرایند تعیین اینترفیس‌ AXI4 برای طرح Vivado HLS را بررسی می‌کنیم و مفاهیم مهمی همچون سنتز اینترفیس و پروتکل‌های ورودی خروجی را معرفی می‌کنیم.

آموزش سریع Vivado HLS

قسمت ششم: آنالیز طرح در Vivado HLS

در این ویدئو به آنالیز و بهینه سازی طرح می‌پردازیم. یکی از بهترین راه‌های یادگیری شیوه آنالیز طرح در Vivado HLS استفاده از مثال‌های کاربردی و مرور قابلیت‌های نمایش Analysis Perspective‌ است.

اسکرول به بالا