قسمت هفتم: تعیین اینترفیس AXI4 برای طرح Vivado HLS

online_media

مدت ویدئو

۱۴:۲۳ دقیقه

predictive analytics

مدرس

هگزالینکس

report

سطح ویدئو

پیشرفته

در این ویدئوی کوتاه فرایند تعیین اینترفیس‌ AXI4 برای طرح Vivado HLS را بررسی می‌کنیم و مفاهیم مهمی همچون سنتز اینترفیس و پروتکل‌های ورودی خروجی را معرفی می‌کنیم.

عناوین مطالب

پروتکل ورودی خروجی

در یک طرح C تمامی عملیات ورودی و خروجی به صورت آنی و بدون تأخیر با استفاده از آرگومان‌های تاپ فانکشن انجام می‌شود. در طرح RTL همین عملیات ورودی و خروجی با استفاده از پورت‌های تعبیه شده درون اینترفیس طرح انجام می‌شود. این عملیات ورودی خروجی، عموماً با توجه به یک پروتکل ورودی خروجی کار می‌کند.

برای تعیین نوع پروتکل ورودی خروجی Vivado HLS از دو راه حل کلی را پشتیبانی می‌کند:

  • سنتز اتوماتیک اینترفیس: در این حالت پورت اینترفیس با توجه به اینترفیس‌های استاندارد و بهینه شده صنعتی ساخته می‌شود.
  • توصیف دستی اینترفیس: در این حالت رفتار اینترفیس به صراحت درون سورس کدها توسط طراح توصیف می‌شود. یعنی پروتکل دلخواهی قابل تعریف و استفاده است.

ماتریس سنتز اینترفیس

ماتریس سنتز اینترفیس جدولی است که در راهنمای نرم افزاری Vivado HLS ارائه شده و به ما کمک می‌کند تا اینترفیس مناسب را برای آرگومان‌های تاپ فانکشن مشخص کنیم. به طور کلی تمام اینترفیس‌ها قابل استفاده روی تمامی اتواع دیتا تایپ‌ها نیستند و هر کدام از اینترفیس‌های AXI4 توسط زیر مجموعه‌ای از دیتا تایپ‌ها و آرگومان‌ها قابل استفاده هستند. در این بخش با ارائه چند مثال نحوه استخراج اطلاعات از این جدول و نحوه انطباق اینترفیس‌ها با آرگومان‌های تاپ فانکشن بررسی می‌شود. علاوه بر این در مورد کلاس HLS::Stream توضیحاتی بیان می‌شود. 

ساختار پورت‌های RTL

در Vivado HLS علاوه بر پورت‌های RTL که مربوط به آرگومان‌های ورودی و یا خروجی هستند، یکسری پورت‌های کمکی دیگر نیز وجود دارد که تحت عنوان اینترفیس سطح بالای بلوک در یک دسته نام گذاری می‌شوند و خارج از اینکه چه مقداری روی پورت‌ها وجود دارد، عملکرد کل بلوک یا ماژول را کنترل می‌کنند. در این بخش ساختار پورت‌های ورودی و خروجی در یک ماژول بیان می‌شود و با اضافه کردن دایرکتیوهای مناسب به طرح پورت‌های ماژول RTL به شکل مناسبی پیکره‌بندی می‌شوند. مهمترین نکاتی که در این بخش پوشش داده می‌شود، عبارتند از:

  •  سیگنال‌های ap_start و ap_done و کاربرد آن‌ها
  • استفاده از اینترفیس AIX4 برای ترکیب اینترفیس سطح بالای بلوک با سایر پورت‌ها و اینترفیس‌های کنترلی
  • نحوه نگاشت پروتکل‌های ورودی خروجی به اینترفیس‌های AXI4
  • نحوه استفاده از دایرکتوها برای کنترل نحوه سنتز پورت‌ها و آرگومان‌های تاپ فانکشن

هر گونه سوال ، پیشنهاد یا انتقادی در رابطه با ویدئوهای آموزشی هگزالینکس دارید، در بخش دیدگاه ها مطرح نمایید تا بتوانیم بهترین آموزش‌ها را برای شما علاقمندان تهیه کنیم.

4 دیدگاه دربارهٔ «قسمت هفتم: تعیین اینترفیس AXI4 برای طرح Vivado HLS»

  1. سلام وقتتون بخیر
    من پایان نامه فوق لیسانسم با vivado hls هستش .امکانش هست در مورد axi4 اطلاعات بزارین؟

    1. درود بر شما
      امیدوارم سالم و پر انرژی باشید و پایان نامتون رو با موفقیت به انجام برسونید. در رابطه با AXI4 همین الان چندین مقاله در سایت وجود داره که شما می‌توانید ازشون استفاده کنید. بهتون پیشنهاد می‌کنم از اینجا شروع کنید.

  2. سلام وقت بخیر
    من ی پروژه دارم میشه لطفا بهم کمک کنید .
    تو اینستا دایرکت توضیحات برای شما فرستادم
    ممنونم

دیدگاه‌ خود را بنویسید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *

اسکرول به بالا