قسمت چهارم: ساخت HLS IP برای System Generator for DSP
در این ویدئو شیوه ساخت HLS IP برای System Generator for DSP را باهم مرور خواهیم کرد. این HLS IP می‌تواند به صورت یک بلوک فراخوانی و استفاده شود.
ابزارهای طراحی
قست سوم: پکیج کردن HLS IP برای Vivado IP Catalog
در این ویدئو شیوه پکیج کردن HLS IP برای Vivado IP Catalog را باهم مرور خواهیم کرد. این HLS IP می‌تواند در محیط Vivado IP Integrator فراخوانی و استفاده شود.
قسمت دوم: ارزیابی فانکشنالیتی طرح در Vivado HLS
در این ویدئو شیوه ارزیابی فانکشنالیتی طرح در Vivado HLS را باهم مرور خواهیم کرد. برای ارزیابی عملکرد طرح باید کدهای C را شبیه سازی کنیم.
قسمت اول: شروع کار با ابزار Vivado HLS
در این ویدئو فایل‌های یکی از مثال‌های آماده Xilinx را مرور می‌کنیم و از آن برای شروع کار با ابزار Vivado HLS و نمایش قابلیت‌های آن استفاده می‌کنیم.
تکنیک‌های سنکرون سازی در FPGA
روش‌ها و تکنیک‌های سنکرون سازی برای مراقبت از دیتا زمانی که از یک محدوده کلاک به محدوده دیگر کلاک در FPGA منتقل می‌شوند، بکار گرفته می‌شوند.
دیباگ و خطایابی با ChipScope™ Pro (معرفی)
یکی از مهمترین گام‌های طراحی در FPGA مساله خطایابی سیستم است. لاجیک آنالیزر داخلی یا ChipScope™ Pro یکی از ابزارهای دیباگ سیستم‌های دیجیتال در محیط ISE است.
تکنیک Retiming در ابزار سنتز Vivado
تکنیک Retiming یک الگوی بهینه سازی ترتیبی برای جابجایی رجیسترها در طول منابع منطقی است. این کار با هدف بهبود کارایی مدارات منطقی انجام می‌شود.
بهینه سازی به کمک Analysis Perspective
بهینه سازی به کمک Analysis Perspective به ما اجازه می‌دهد با تحلیل نتایج پیاده‌سازی، بهترین الگو برای اعمال تغییرات روی ساختار کدهای HLS را انتخاب کنیم.
کار با حلقه‌ها در HLS
کدهای HLS ما چه از نوع C و چه از نوع ++C دارای تعدادی حلقه پشت سرهم و یا تو در تو هستند. از این رو فراگیری نحوه کار با حلقه‌ها در HLS بسیار مهم است.