مدت ویدئو
۱۶:۴۴ دقیقه
مدرس
هگزالینکس
سطح ویدئو
مقدماتی
پیش نیاز
ندارد
عناوین مطالب
معرفی فایل‌های C و ساخت پروژه
طرحی که قصد پیاده سازی آن را داریم یک فیلتر FIR ساده است. این فیلتر یکی از مثال‌های آماده Xilinx است. برای ساخت پروژه از تعدادی فایل C استفاده می‌شود که این فایل‌ها در ادامه برای شبیه سازی و سنتز پروژه مورد استفاده قرار می‌گیرند. مهمترین مواردی که در این بخش به آن‌ها می‌پردازیم به شرح زیر است.
- معرفی فایل‌های C پروژه
- فراخوانی ابزار Vivado HLS
- معرفی ویزارد ساخت پروژه
- معرفی صفحات مختلف ابزار Vivado HLS.
ارزیابی صحت عملکرد کدهای C
اولین گامی که باید در هر پروژه‌ای اجرا بشود، ارزیابی صحت عملکرد و فانکشنالیتی کدهای C می‌باشد. فرایند شبیه سازی با کامپایل کدهای C و بررسی آن‌ها به لحاظ ساختار شروع می‌شود و با بررسی فانکشنالیتی آن ادامه پیدا می‌کند. مهمترین مواردی که در این بخش به آن‌ها می‌پردازیم به شرح زیر است.
- استفاده از گزینه C Simulation برای کامپایل و شبیه سازی
- بررسی گزارش شبیه سازی
سنتز و پیاده سازی کدهای C
بعد از حصول اطمینان از عملکرد صحیح کدهای C نوبت به سنتز و تولید فایل‌های RTL می‌رسد. عملیات سنتز در این مرحله منجربه تولید فایل‌های RTL و یک تخمین از نتایج منابع مصرفی و تأخیر طرح است. مهمترین مواردی که در این بخش به آن‌ها می‌پردازیم به شرح زیر است.
- استفاده از گزینه C Synthesize برای سنتز
- بررسی گزارش سنتز
- بررسی فایل‌های RTL تولیدی
معرفی اینترفیس Tcl
تمامی مثال‌های Xilinx و همینطور کدها و پروژه‌های آماده‌ای که ممکن است به آن‌ها دسترسی داشته باشیم، همگی یک فایل Tcl دارند که با اجرای آن می‌توانیم کل پروژه رو از نو بسازیم. مهمترین مواردی که در این بخش به آن‌ها می‌پردازیم به شرح زیر است.
- فراخوانی خط فرمان Vivado HLS
- استفاده از help خط فرمان
- ویرایش فایل script.tcl
- استفاده از فایل script.tcl و ساخت پروژه
- فراخوانی محیط گرافیکی GUI از خط فرمان
هر گونه سوال ، پیشنهاد یا انتقادی در رابطه با ویدئوهای آموزشی هگزالینکس دارید، در بخش دیدگاه ها مطرح نمایید تا بتوانیم بهترین آموزش‌ها را برای شما علاقمندان تهیه کنیم. شما می‌توانید فایل‌های این آموزش را از اینجا دانلود کنید.
12 در مورد “قسمت اول: شروع کار با ابزار Vivado HLS”
سلام برای فهمیدن توان مصرفی بعد از سنتز در ورژن 2019 باید چکار کنم؟ چون گزارش سنتزم توان مصرفی رو نشون نمیده .
با سلام و احترام
به طور کلی بعد از مرحله سنتز اطلاعات توان مصرفی قابل مشاهده نیست. در تمامی نسخه‌های Vivado این گزارش بعد از پیاده سازی با انتخاب گزینه Open Implemented Design قابل مشاهده هست.
ممنون از پاسخگویی شما . در vivado hls بعد از سنتز cosimulation و export rtl داره
این گزینه در vivado hls هست یا خود vivado?
چون کد من فقط در vivado hls هست
سلام
مریم عزیز این گزینه فقط در Vivado هست.
به طور کلی Vivado HLS یک ابزار میانی برای توصیف سخت افرار از روی کد C هست و کلیه مراحل پیاده سازی با توجه به تکنولوژی تراشه در Vivado انجام میشه. همنطور که گفتید هر دو مرحله cosimulation و export rtl در Vivado انجام میشه.
سلام، این گزارش بعد از مرحله پیاده سازی و سنتز با کلیک روی گزینه report power در flow navigator تولید میشه.
من اول ورژن ۲۰۱۸رو‌نصب‌کردم که اصلا نداشت بعد ورژن ۲۰۱۹ نصب کردم که گفتن اون داره
ولی تو قسمت flow navigator اصلا report powerنداره
بعد پیاده سازی و سنتز و بعد cosimulation و بعد هم implementation هستش
که داخلشون این گزینه نداره
ممکن است بخاطر این باشه که کدم چون بعد از سنتز
تو قسمت cosimulationمیره تو لوپ بی نهایت توان رو نشون نمیده؟
سلام ممنون از تهیه این آموزش. من یه مشکلی که با سنتز کدم دارم اینه که بعد از رفع ارور ها و انجام سنتز جداول و نتایج سنتزم خالیه . به نظرتون مشکل از کجاش میتونه باشه ؟
با سلام و احترام
احتمالاً خروجی های ماژول به درستی مقدار دهی نشده اند و مدارات به صورت کلی حذف شده اند.
سلام. ممنون
توضیحات عالی دادید
خیلی لطف کردید
درود بر شما، امیدوارم پیروز و پاینده باشید.
سلام
فایلی که در این ویدئو برای شروع کار معرفی کردید رو داخل سایت قرار دهید(fir.c و بقیه فایل ها)
ممنون
سلام علی عزیز، لینک و متن همرنگ هستند. کافیست روی واژه اینجا کلیک کنید.