معماری قابل پیکره‌بندی
آموزش مقدماتی محیط توسعه SDSoC
آموزش مقدماتی مجموعه نرم افزاری SDSoC، این مجموعه به صورت رایگان در Udemy تحت عنوان Zynq Development with Xilinx SDSoC ارائه شده است و با یک پروژه ساده جریان طراحی را آموزش می دهد.
مدیریت سیگنال کلاک : بخش اول مدیریت کلاک در FPGA
عدم آشنایی با منابع مدیریت کلاک در تراشه‌های FPGA ممکن است باعث اشتباه در طراحی سناریوی کلاک، برآورده نشدن ملاحظات زمان بندی و در نتیجه دوباره کاری‌های مکرر در فرایند طراحی بشود.
فراخوانی حافظه‌ها و عناصر سنکرون ساز کلاک با استفاده از XPM
حافظه‌ها و عناصر سنکرون ساز کلاک از جمله ساختارهایی هستند که معمولاً در تمامی طراحی‌های FPGA مورد استفاده قرار می‌گیرند.
تکنیک‌های پیاده‌سازی
محاسبه سینوس و کسینوس در FPGA با استفاده از CORDIC
روش‌‌های متفاوتی برای محاسبه سینوس و کسینوس در FPGA وجود دارد که یکی از آن‌ها استفاده از CORDIC IP Core در مجموعه نرم افزاری ISE و Vivado است.
پیاده سازی فیلتر FIR در Vivado
با دروازه ورود به دنیای پردازش سیگنال در FPGA از طریق فراگیری الفبای پیاده سازی فیلتر FIR در Vivado تنها چند قدم فاصله دارید.
لچ و چگونگی شکل گیری آن در کدهای HDL
درک عملکرد لچ و چگونگی شکل گیری آن باعث بهبود پایداری طرح می‌شود. معمولاً استفاده از لچ به جای فلیپ فلاپ مزیتی به همراه ندارد.
مهارت‌ها
بهبود مهارت‌های طراحی و پیاده‌سازی با هدف بکارگیری آن‌ها در پژوهش‌های دانشگاهی و فعالیت‌های صنعتی
خودآموزی
مهمترین چیزی که ما از شما انتظار داریم، این است که شما می‌توانید هر چیزی را فقط خودتان یاد بگیرید.
آموزش
با بهره‌گیری از خرد جمعی و کارگروهی دست‌یابی به موفقیت برای هر تیمی را امکان‌پذیر می‌کند.