لچ و چگونگی شکل گیری آن در کدهای HDL
درک عملکرد لچ و چگونگی شکل گیری آن باعث بهبود پایداری طرح می‌شود. معمولاً استفاده از لچ به جای فلیپ فلاپ مزیتی به همراه ندارد.
تبدیل فوریه در FPGA با Xilinx FFT IP Core
الگوریتم FFT به کلاسی از الگوریتم‌های پردازش سیگنال اطلاق می‌شود که می‌توانند به شکل بهینه تبدیل فوریه گسسته (DFT) یک دنباله را محاسبه کند.
فراخوانی حافظه‌ها و عناصر سنکرون ساز کلاک با استفاده از XPM
حافظه‌ها و عناصر سنکرون ساز کلاک از جمله ساختارهایی هستند که معمولاً در تمامی طراحی‌های FPGA مورد استفاده قرار می‌گیرند.
تصاحب Xilinx توسط AMD ، موفقیت یا شکست؟
یکی از انگیزه‌های اصلی AMD از تصاحب Xilinx، امیدواری این شرکت در دستیابی به سهم Intel در تجارت مراکز داده به نفع خودش است.
تأخیرها و تریگرها در HLS
در Vivado HLS پیاده سازی مداراتی که ذاتاً ماهیت کنترلی دارند می‌تواند به نوبه خودش یک دردسر به تمام معنا باشد. یک طراح برای کنترل بهینه تأخیرها و تریگرها در HLS نیاز به آشنایی با کتابخانههای اختصاصی Xilinx دارد.
بلوک‌های DSP48 : قلب تپنده پردازش سیگنال
اپلیکیشن‌های پردازش سیگنال به تعداد زیادی ضرب و جمع نیاز دارند که بهترین گزینه برای پیاده سازی آن‌ها استفاده از DSP48 Slice های اختصاصی درون تراشه‌های FPGA است.
محاسبه سینوس و کسینوس در FPGA با استفاده از CORDIC
روش‌‌های متفاوتی برای محاسبه سینوس و کسینوس در FPGA وجود دارد که یکی از آن‌ها استفاده از CORDIC IP Core در مجموعه نرم افزاری ISE و Vivado است.
پیاده سازی فیلتر FIR در Vivado
با دروازه ورود به دنیای پردازش سیگنال در FPGA از طریق فراگیری الفبای پیاده سازی فیلتر FIR در Vivado تنها چند قدم فاصله دارید.
نکات و تکنیک‌های طراحی با Vivado HLS (بخش دوم: کتابخانههای Arbitrary Precision)
با بهره گیری از کتابخانههای arbitrary precision می‌توان به جای متغیرهای float از متغیرهای fixed point درون کدهای HLS استفاده کرد.