در پردازش سیگنال فیلترها جایگاه ویژهای دارند، شاید بررسی مسیر پیاده سازی و طراحی یک فیلتر FIR با ابزار System Generator for DSP خالی از لطف نباشد.
طراحی فیلتر FIR با ابزار System Generator for DSP ادامه مطلب »
با ظهور HLS کار توسعه الگوریتمها برای تراشههای FPGA به شکل کامل متحول شده است، طراحی بهینه نیاز به آشنایی با نکات و تکنیکهای طراحی در Vivado HLS دارد.
نکات و تکنیکهای طراحی با Vivado HLS (بخش اول: پیاده سازی ممیز شناور) ادامه مطلب »
در این ویدئوی کوتاه فرایند تعیین اینترفیس AXI4 برای طرح Vivado HLS را بررسی میکنیم و مفاهیم مهمی همچون سنتز اینترفیس و پروتکلهای ورودی خروجی را معرفی میکنیم.
قسمت هفتم: تعیین اینترفیس AXI4 برای طرح Vivado HLS ادامه مطلب »
فیلتر مداری است که قابلیت عبور (یا تقویت) مؤلفههای از پیش تعیین شده فرکانسی و همینطور مسدود کردن یا تضعیف کردن سایر مؤلفههای فرکانسی یک طیف را دارد.
مقدمهای بر فیلتر ها ادامه مطلب »
دلایل زیادی برای استفاده از پتالینوکس به منظور توسعه یک سیستم عامل نهفته روی تراشههای SoC شرکت Xilinx وجود دارد که سهولت در استفاده و سرعت ساخت بالا از آن جمله است.
مزایای استفاده از پتالینوکس ادامه مطلب »
در این ویدئو به آنالیز و بهینه سازی طرح میپردازیم. یکی از بهترین راههای یادگیری شیوه آنالیز طرح در Vivado HLS استفاده از مثالهای کاربردی و مرور قابلیتهای نمایش Analysis Perspective است.
قسمت ششم: آنالیز طرح در Vivado HLS ادامه مطلب »