در کنار منابع مدیریت کننده سیگنال کلاک، گروه دیگری از منابع نیز برای توزیع و انتشار مناسب کلاک درون FPGA وجود دارد که عملاً ساختار درخت کلاک را شکل می‌دهند.
مدیریت سیگنال کلاک: بخش دوم شبکه توزیع کلاک در FPGA ادامه مطلب »
عدم آشنایی با منابع مدیریت کلاک در تراشه‌های FPGA ممکن است باعث اشتباه در طراحی سناریوی کلاک، برآورده نشدن ملاحظات زمان بندی و در نتیجه دوباره کاری‌های مکرر در فرایند طراحی بشود.
مدیریت سیگنال کلاک : بخش اول مدیریت کلاک در FPGA ادامه مطلب »
بلوک‌های UltraRAM در تراشه‌های +UltraScale جایگزین حافظه‌های خارجی هستند و کارایی و عملکرد بسیار بهتری را نسبت به آن‌ها به همراه می‌آورند.
بلوک‌های UltraRAM در تراشه‌های +UltraScale ادامه مطلب »
حافظه‌ها و عناصر سنکرون ساز کلاک از جمله ساختارهایی هستند که معمولاً در تمامی طراحی‌های FPGA مورد استفاده قرار می‌گیرند.
فراخوانی حافظه‌ها و عناصر سنکرون ساز کلاک با استفاده از XPM ادامه مطلب »
اپلیکیشن‌های پردازش سیگنال به تعداد زیادی ضرب و جمع نیاز دارند که بهترین گزینه برای پیاده سازی آن‌ها استفاده از DSP48 Slice های اختصاصی درون تراشه‌های FPGA است.
بلوک‌های DSP48 : قلب تپنده پردازش سیگنال ادامه مطلب »
در قسمت سوم این سری آموزشی قصد داریم با اضافه کردن AXI VIP به یک پروژه در Vivado فرایند شبیه سازی اینترفیس AXI4-Lite با AXI VIP را به طور کامل بررسی کنیم.
اینترفیس AXI (قسمت سوم: شبیه سازی AXI4-Lite با AXI VIP) ادامه مطلب »