حافظهها و عناصر سنکرون ساز کلاک از جمله ساختارهایی هستند که معمولاً در تمامی طراحیهای FPGA مورد استفاده قرار میگیرند.
فراخوانی حافظهها و عناصر سنکرون ساز کلاک با استفاده از XPM ادامه مطلب »
اپلیکیشنهای پردازش سیگنال به تعداد زیادی ضرب و جمع نیاز دارند که بهترین گزینه برای پیاده سازی آنها استفاده از DSP48 Slice های اختصاصی درون تراشههای FPGA است.
بلوکهای DSP48 : قلب تپنده پردازش سیگنال ادامه مطلب »
با دروازه ورود به دنیای پردازش سیگنال در FPGA از طریق فراگیری الفبای پیاده سازی فیلتر FIR در Vivado تنها چند قدم فاصله دارید.
پیاده سازی فیلتر FIR در Vivado ادامه مطلب »
در قسمت سوم این سری آموزشی قصد داریم با اضافه کردن AXI VIP به یک پروژه در Vivado فرایند شبیه سازی اینترفیس AXI4-Lite با AXI VIP را به طور کامل بررسی کنیم.
اینترفیس AXI (قسمت سوم: شبیه سازی AXI4-Lite با AXI VIP) ادامه مطلب »
در این ویدئو شیوه پکیج کردن HLS IP برای Vivado IP Catalog را باهم مرور خواهیم کرد. این HLS IP میتواند در محیط Vivado IP Integrator فراخوانی و استفاده شود.
قست سوم: پکیج کردن HLS IP برای Vivado IP Catalog ادامه مطلب »
روشها و تکنیکهای سنکرون سازی برای مراقبت از دیتا زمانی که از یک محدوده کلاک به محدوده دیگر کلاک در FPGA منتقل میشوند، بکار گرفته میشوند.
تکنیکهای سنکرون سازی در FPGA ادامه مطلب »